LOS-1 による Logical Simulation 実験の報告 39.3.18 鵜飼 プログラム課で開発されつつあるLogical Simulator LOS-1を実際にF-250の 設計段階で出て来た論理回路に適用してみた。 (目的) 1 F-250の設計段階にLogical Simulatorをどの位使う事が出来るか 又どの様に使うのが効果的かの調査。 2 開発途中にあるLOS-1に対し実際に使用する側の立場から問題点を 調べ今後のLogical Simulator開発のために少しでも役立たせること。 3 Simulateした回路(F-250の回路の一部)が正しく設計されているか 否か調べること (無論、これがSimulateする本当の目的) (Simulationを行ったもの) 1 F-250 Shift Counter 10ビットの-1カウンターでプリント板数17枚を使っている。 これをCSから機械的にカードにパンチしてSimulateした。 ◎CSそのものがすべての点で正しく設計されているか否かのcheckが目的 2 F-250 Byte Counter 3ビットのカウンターで±1及びmode 4, mode 6の選択を行うもの。 この場合は論理式の形からカードパンチしてSimulateした。 ◎冗長度を適当に使って素子数をへらした設計でやったため論理式を 確認することが目的 (主な経過) Shift Counter i) CS3枚から論理式への書き下し----約3時間 (篠田さんがやった) ii) カードパンチ(約200枚) -----計算課依頼(2日) iii) F-222 LOS1にかける -----Assemble 約3分 Simulata 1分 但し、Simulateするために正しくデータカードが出来上がるまでに F-222に9 pass(おそらくmachine time は全部で30〜40分)を要した。 これは、計算機のカードパンチがひどく不正確で200枚中40枚位が パンチミスであった事。LOS-1のError Messageがやや不完全であった こと、未だLOS-1を使いなれていなかった事による。 iv) 結果としてはCS上の信号線名称のつけ間違い1ケ所を発見する事が 出来た(CSのチェックは終わったはずの図面であったが、見落とし ていた) Byte Counter i) 論理式の準備とmacroのCoding-----約5分 ii) カードパンチ (50枚) ------約30分(槙原) iii) カードパンチミスが1ケ所あっただけで2pass 約2分で完了 iv) ロジックミスはなく正しく設計されている事がわかった。 更に、設計上冗長度として扱っている部分のSimulateをうまく出して くれるので、効果的であった。 (考察) 1 Logical Simulationは今後の設計機械化のために極めて重要な意味を持つ ものであって、より充実させる事は絶対必要である。 2 Logical SimulationのInput DateとML処理のためのInput Dataとを同じもの にする事は、単にInput Checkの手間をはぶくという事ばかりでなく布線され るもの自体をSimulateするという点で設計機械化の考え方の本質的な問題と考 えられる。 3 LOS-1は未だ開発中のものである事もあり残念ながら今回の使用経験ではF-250 設計段階で使った方が有利であるという結論は出なかった。(無論はじめから そのような効果を期待して使う方が間違っているのであるが) 最も大きい問題はやはりInput Dataの準備であってML処理のための第3設計課 の入力をそのまま使えれば、効果は飛躍的に大きくなる事は当然である。 我々はそのような場合には、従来1枚ずつプリント板を入れながら試作機の試験 を行ってきたような作業をそのままSimulateする事になるだろう。 4 未だ使用したexampleが少なくこれだけではなかなかSimulaterの正体がつかみ にくい。今後更に 1. Adderのような純粋なStaticなLogic 2. ISC(Instruction Sequence Control) 又はPHC(Phase Control)のような 制御回路 について試みてみたい。 (現在のLOS-1に対する注文事項) (MLデ-タを使ってほしいという大問題は除いて) 1 Error Messageが不完全 - NAMEERRORはまず最初に全部について通して行うべきであって FORMAT ERRORでかくれてしまうのはまずい。 - どのNAMEERROR なのかをきちんと表示してほしい。 - FFの条件式のぬけ NAMEの字数のcheck等重要なものがない。 2 SIMULATE PRINT とやった時プリントされるFFはSimulate後のものであるべきでは ないか? 3 PRINTのMACROでPRINT内容をIndirectに指定したい。 4 Compileの結果をCardにOutputしてほしい。 5 FF S@FF, R@/FF及び FF S@O R@/O (Oは常時O)の型をInternalに持ってほしい。 6 式の数の制限は500程度入れてほしい。回路がNORに限られれば相当楽になるのでは ないか? 7 Binary Counter を Internalに持てないか。 8 Sense SW又は Data SW をInput に使う Inputの方法を工夫してほしい。